Cirrus-logic CS8416 Uživatelský manuál Strana 55

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 60
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 54
DS578F3 55
CS8416
18.2.5 Jitter Attenuation
Shown in Figure 25 is the jitter attenuation plot. The AES3 and IEC60958-4 specifications state a maxi-
mum of 2 dB jitter gain or peaking.
10
1
10
0
10
1
10
2
10
3
10
4
10
5
12
10
8
6
4
2
0
2
4
J itte r F re que ncy (H z )
externa l J itte r Attenuation ( dB )
Figure 25. Jitter Attenuation Characteristics of PLL
Zobrazit stránku 54
1 2 ... 50 51 52 53 54 55 56 57 58 59 60

Komentáře k této Příručce

Žádné komentáře