Cirrus-logic CS4385 Uživatelský manuál Strana 47

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 55
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 46
DS671F2 47
CS4385
6.12 PCM Clock Mode (address 16h)
6.12.1 Master Clock DIVIDE by 2 ENABLE (MCLKDIV)
Function:
When set to 1, the MCLKDIV bit enables a circuit which divides the externally applied MCLK signal by 2
prior to all other internal circuitry.
When set to 0 (default), MCLK is unchanged.
76543210
Reserved Reserved MCLKDIV Reserved Reserved Reserved Reserved Reserved
00000000
Zobrazit stránku 46
1 2 ... 42 43 44 45 46 47 48 49 50 51 52 53 54 55

Komentáře k této Příručce

Žádné komentáře